Функционирование ЭВМ с магистральной архитектурой.

• 1 шаг:
  Адрес очередной команды->ША Выборка из ОП->ШУ
• 2 шаг:
  ОП получает сигнал «выборка из ОП», считывает адрес с ША, находит заданную ячейку и совершает следующие действия: Содержимое ячейки->ШД Сигнал «выполнено ОП» ->ШУ
• 3 шаг:
  Процесор получает сигнал «выполнено ОП» и тело команды (с ШД) и направляет тело через внутренюю магистраль в регистр команд ШД->регистр команд
• 4 шаг:
  В регистре команд анализируются адресная и операционная часть Операционная часть->в блок управления (для выработки сигналов, настраивающих МП на выполнение за¬данной операции, и для определения адреса следующей команды (который сразу заносится в счетчик команд)) Адресная часть->ША «выборка из ОП» ->ШУ
• 5 шаг:
  Из ОП выбирается информация, через ШД информация поступает на внутреннюю магистраль процессора и далее в АЛУ. Аналогично если необходимо выбирается второй операнд.
• 6 шаг:
  Выполнение операции
• 7 шаг:
  Результат выполнения операции->ШД «запись в ОП» ->ШУ
• 8 шаг:
  Процессор получает по ШУ сигнал «выполнено ОП» и переходит к выборке очередной команды, то есть переходит к пункту 1.

Такая последовательность реализуется в том случае, если после расшифровки кода операции выясняется, что очередную команду должен выполнить процессор. А если очередная команда должна выполняться в другом устройстве ВМ, то процессор передает ее соответствующему устройству.